บริษัท หัวเว่ย เทคโนโลยี ของจีน (Huawei Technologies) ประกาศความคาดหมายที่จะออกแบบชิปขั้นสูงที่มีความหนาแน่นของทรานซิสเตอร์เทียบเท่ากับกระบวนการผลิต 1.4 นาโนเมตรได้ภายในปี 2031 แม้มาตรการคว่ำบาตรของสหรัฐฯ จะทำให้จีนสร้างชิปที่ทันสมัยที่สุดในโลกได้ยากก็ตาม
คาดการณ์ดังกล่าวซึ่งหัวเว่ยได้แถลงเมื่อวันจันทร์ (25) เป็นถ้อยแถลงที่น่าสนใจที่สุดของสิ่งที่บริษัทเรียกว่า กฎการปรับขนาดเทา (Tau Scaling Law) ซึ่งเป็นหลักการใหม่สำหรับการปรับปรุงชิป เนื่องจากอุตสาหกรรมไม่สามารถพึ่งพาการลดขนาดของทรานซิสเตอร์เพียงอย่างเดียวได้อีกต่อไป
หัวเว่ย ระบุว่า เหอ ถิงโป (He Tingbo 何庭波) ประธานธุรกิจเซมิคอนดักเตอร์และผู้อำนวยการคณะกรรมการนักวิทยาศาสตร์ของหัวเว่ย ได้นำเสนอแนวคิดใหม่นี้ในสุนทรพจน์หลักหัวข้อ "เส้นทางใหม่ของเซมิคอนดักเตอร์ในทางปฏิบัติ" ในงานประชุมวิชาการนานาชาติ IEEE International Symposium on Circuits and Systems (ISCAS) ปี 2026 ที่นครเซี่ยงไฮ้ในวันจันทร์ (25)
แม้ว่าหัวเว่ยจะไม่ได้ให้ข้อมูลประสิทธิภาพที่เป็นอิสระ แต่เป้าหมายนี้มีความสำคัญอย่างยิ่ง เนื่องจากคาดว่าขนาด 1.4 นาโนเมตรจะใกล้เคียงกับขีดจำกัดสูงสุดของการผลิตชิปขั้นสูงระดับโลกในช่วงปลายทศวรรษนี้
โดยทั่วไปแล้ว จีนไม่น่าจะสามารถบรรลุถึงระดับนั้นได้ด้วยการผลิตแบบดั้งเดิมเพียงอย่างเดียว เนื่องจากสหรัฐฯ ได้จำกัดไม่ให้จีนเข้าถึงเครื่องมือการพิมพ์ลิโธกราฟีขั้นสูง และเทคโนโลยีเซมิคอนดักเตอร์ที่สำคัญอื่นๆ
หัวเว่ยกล่าวว่า กฎการปรับขนาดเทามุ่งเน้นไปที่การลดเวลาที่สัญญาณและข้อมูลใช้ในการส่งผ่านชิปและระบบประมวลผล หากประสบความสำเร็จ อาจเป็นแนวทางให้บริษัทสามารถปรับปรุงประสิทธิภาพและความหนาแน่นของชิปได้ แม้จีนจะมีข้อจำกัดในการเข้าถึงอุปกรณ์เซมิคอนดักเตอร์ที่ทันสมัยที่สุดก็ตาม
หัวเว่ย ระบุด้วยว่า ชิป Kirin ที่กำหนดจะเปิดตัวในฤดูใบไม้ร่วงปี 2026 จะเป็นชิปตัวแรกที่ใช้สถาปัตยกรรมที่เกี่ยวข้องที่เรียกว่า LogicFolding ซึ่งบริษัทกล่าวว่าจะช่วยลดความยาวของสายไฟ (wiring) ภายในชิปและปรับปรุงประสิทธิภาพได้อย่างมาก
หัวเว่ยได้ใช้กฎการปรับขนาดเทาออกแบบและผลิตชิปถึง 381 ตัวได้ในปริมาณมากๆ ตลอดช่วง 6 ปีที่ผ่านมา เพื่อใช้ในอุตสาหกรรมต่างๆ รวมถึงสมาร์ทโฟนและการประมวลผลเอไอ
ที่มา: รอยเตอร์